A 8

# MENU SEARCH INDEX DETAIL

1/1



#### PATENT ABSTRACTS OF JAPAN

(11)Publication number: 08321833

(43)Date of publication of application: 03.12.1996

(51)Int.CI.

H04L 12/28 H04L 12/56 H04Q 3/00

(21)Application number: 07125266

(71)Applicant:

SONY CORP

(22)Date of filing: 24.05.1995

(72)Inventor:


**IWASAKI ATSUSHI** 

(54) METHOD AND DEVICE FOR DATA TRANSMISSION

#### (57)Abstract:

PURPOSE: To improve transmission efficiency by converting the header of an ATM cell with one word/eight bits into one word/nine bits, adding the logical inverse value, converting it into one word/ten bits, generating the primary group transmission packet of an SDDI system and transmitting a secondary group transmission packet.

CONSTITUTION: A data transmission device 1 consists of an ATM (asynchronous transmission mode) cell device 10, and a bit generation circuit 14. The device generates the ATM cell including input data DIN1-DINn, sets it to fit to an SDDI (serial digital conversion interface) packet and transmits it to the system of the SDDI system. The SDDI packet is converted in the first stage of eight bits/ten bits conversion. The packet is fitted to the PAD cell of the SDDI packet and data included in the ATM cell received from an ATM communication network can be transmitted in the transmission system of the SDDI system.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]


[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

rejections

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office



#### (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平8-321833

(43)公開日 平成8年(1996)12月3日

(51) Int.Cl.		識別記号	庁内整理番号	F I		技術表示箇所
H04L	12/28		9466-5K	H 0 4 L 11/20	E	
	12/56			H 0 4 Q 3/00		
H 0 4 Q	3/00		9466-5K	H 0 4 L 11/20	102F	


		審査請求	未請求 請求項の数6 〇L (全 17 頁)		
(21)出願番号	<b>特願平7</b> -125266	(71) 出願人	000002185 ソニー株式会社		
(22)出顧日	平成7年(1995)5月24日	(72)発明者	東京都品川区北品川6丁目7番35号 岩崎 惇 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内		
		(74)代理人	<b>弁理士 佐藤 隆久</b>		

### (54)【発明の名称】 データ伝送方法およびその装置

#### (57)【要約】

【目的】放送機器等の間の音声・映像データの伝送に好 適なSDIパケットおよびSDDIパケットとATMセ ルの整合をとる。

【構成】 1ワード8ビットのATMセルを1ワード1 Oピットに変換して得られたSDDIパケット6個を、 ATM方式において6つの1次群伝送パケットを1つの 2次群伝送パケットに多重化する方法と同様にワード多 重化して1.5Gbpsのシリアル伝送に用いられるS DDI方式の1.5Gフレームを生成する。



#### 【特許請求の範囲】

【請求項1】1ワード8ピット構成のATMセルのヘッ ダ、または、前記ATMセルのヘッダおよびペイロード の一部に所定のデータをこれらの第9ピットとして付加 して1ワード9ピット構成に変換し、

前記ATMセルのペイロードの全部または残りの部分を 並び換えて1ワード9ピット構成に変換し、

1ワード9ピット構成に変換した前記ATMセルのヘッ ダおよびペイロードの第9ビットの論理反転値をこれら の第10ピットとして付加して1ワード10 ピット構成 に変換し、

1ワード10ピット構成に変換した前記ATMセルのへ ッダおよびペイロードを、所定の部分に複数含む1ワー ド10ピット構成の所定の伝送方式 (SDI 方式または SDD I 方式) の1次群伝送パケットを生成し、

所定数の前記1次群伝送パケットに含まれる10ピット 構成に変換した前記ATMセルのヘッダおよびペイロー ドをワード単位で多重化し、前記所定の伝送方式の2次 群用伝送路を用いて前記所定の伝送方式の2次群伝送パ ケットを伝送するデータ伝送方法。

【請求項2】所定数の前記1次群伝送パケットそれぞれ から1ワード10ピット構成に変換した前記ATMセル のヘッダおよびペイロードが含まれない領域を除去し、 前記領域を除いた所定数の前記1次群伝送パケットを多 重化して前記2次群伝送パケットを生成する請求項1に 記載のデータ伝送方法。

【請求項3】前記2次群伝送パケットを受信して記憶

記憶した前記2次群伝送パケットの所定の位置に、この 2次群伝送パケットに含まれる前記1次群伝送パケット それぞれの前記領域を挿入し、

前記領域を付加した前記2次群伝送パケットをワード単 位で分離して所定数の前記1次群伝送パケットを再生す る請求項2に記載のデータ伝送方法。

【請求項4】1ワード8ピット構成のATMセルのヘッ ダ、または、前記ATMセルのヘッダおよびペイロード の一部に所定のデータをこれらの第9ビットとして付加 して1ワード9ピット構成に変換する第1の8ピット・ 9ピット変換手段と、

前記ATMセルのペイロードの全部または残りの部分を 並び換えて1ワード9ビット構成に変換する第2の8ビ ット・9ビット変換手段と、

1ワード9ピット構成に変換した前記ATMセルのヘッ ダおよびペイロードの第9ビットの論理反転値をこれら の第10ビットとして付加して1ワード10ビット構成 に変換する9ビット・10ビット変換手段と、

1ワード10ビット構成に変換した前記ATMセルのへ ッダおよびペイロードを、所定の部分に複数含む1ワー ド10ピット構成の所定の伝送方式(SDI方式または 伝送パケット生成手段と、

所定数の前記1次群伝送パケットに含まれる10ビット 構成に変換した前記ATMセルのヘッダおよびペイロー ドをワード単位で多重化し、前記所定の伝送方式の2次 群伝送パケットを生成する2次群伝送パケット生成手段

生成した前記2次群伝送パケットを前記所定の伝送方式 の2次群伝送パケット用の伝送路を用いて伝送する伝送 手段とを有するデータ伝送装置。

【請求項5】所定数の前記1次群伝送パケットそれぞれ から1ワード10ピット構成に変換した前記ATMセル のヘッダおよびペイロードが含まれない領域を削除する 領域削除手段をさらに有し、

前記2次群伝送パケット生成手段は、前記領域を除いた 所定数の前記1次群伝送パケットを多重化して前記2次 群伝送パケットを生成する請求項4に記載のデータ伝送

【請求項6】前記2次群伝送パケットを受信して記憶す る記憶手段と、

記憶した前記2次群伝送パケットの所定の位置に、この 2次群伝送パケットに含まれる前記1次群伝送パケット それぞれの前記領域を挿入する領域挿入手段と、

前記領域を付加した前記2次群伝送パケットをワード単 位で分離して所定数の前記1次群伝送パケットを再生す る1次群伝送パケット再生手段とをさらに有する請求項 5に記載のデータ伝送装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、SDI方式(SMPTE-259 M)等とATM方式とを適合させてデータの送信および受 信を行うデータ送信方法およびデータ受信方法およびこ れらの方法に関する。

#### [0002]

【従来の技術】データ通信の分野においては、ビデオデ ータ、オーディオデータおよび計算機用データ等を非同 期のままセル化し、一元的に取り扱って伝送するATM (Asynchronous Transfer Mode) 方式が、ITU-T, ANSI等の機関で標準化されている。ATM方式の物 理層としては、SDH (Synchronous Digital Hierach 40 y) 方式のSTM-1 (155.52Mbps) 、STM-4 (62 2.08Mbps) およびSTM-16 (2.48832Gbps) が主に 用いられる。

【0003】一方、放送の分野において、データ伝送方 式としてSDI (Serial Digital Interface) 方式がS MPTE (Society of Motion Pictures and Televisio n Engineerings) によりSMPTE-259Mとして標 準化されており、広く用いられている。 SDI方式は、 1 チャネル分の非圧縮ビデオデータを270 Mbpsの データ速度でシリアル伝送する方式であって、垂直プラ SDDI方式)の1次群伝送パケットを生成する1次群 50 ンキング期間に対応する所定の位置に、オーディオデー

タおよびデータ処理に用いられる補助データ等をビデオデータに多重化して伝送することができる。放送の分野においては、SDI方式のデータ伝送システムが、今後もインフラストラクチャーとして用いられることになると考えられている。なお、SDI方式にはさらにD1方式とD2方式とがあり、以下、特記しない限り、単にSDI方式と記した場合にはD1方式を意味する。

【0004】さらに、標準テレビジョン方式に対応する SDI方式の他に、高品位テレビジョン(HDTV)方 式に対応するHDSDI方式(1.485Gbps)が提案され ており、目下、SMPTEにおいて審議中である。ま た、SDI方式を改良して複数チャネルの圧縮または非 圧縮のビデオデータおよびオーディオデータ、あるい は、計算機用のデータ等を伝送可能としたSDDI(Se rial Digital Data Interface)方式も提案されおり、 このSDDI方式はSDI方式の上位バージョンとして 位置づけられる。

#### [0005]

【発明が解決しようとする課題】しかしながら、SDI 方式およびSDDI方式は、放送機器等の間の音声・映 20 る。像データの伝送に好適である一方、ATM方式との適合性が低い。例えば、SDDI方式およびSDI方式の伝送パケット(SDDIパケット、SDIパケット)のフォーマットはATM方式の伝送パケット(ATMセル)のフォーマットと異なるため、SDDIパケットおよびSDIパケットを直接、ATM方式の通信回線との間で送受信することはできない。また、SDI方式およびSDDI方式においては、1つの伝送パケットに1つの宛て先アドレスしか含めることができないので、伝送制御等に用いられる短い制御データ1つを伝送する際にも1 30 デーロの伝送パケット(パケット長1716Wまたは172 8W))を用いる必要があるといったように、データの伝送の効率が低下する場合がある。 第分

【0006】本発明は、上述した従来技術の問題点に鑑みてなされたものであり、放送機器等の間の音声・映像データの伝送に好適なSDIパケットおよびSDDIパケットとATMセルとを整合させることができるデータ送信方法およびデータ受信方法およびこれらの装置を提供することを目的とする。また、本発明は、SDIパケットおよびSDDIパケットに複数のアドレスを含めることを可能とし、伝送制御等に用いられる短い制御データを伝送する場合にもデータの伝送の効率が低下しないデータ送信方法およびデータ受信方法を提供およびこれらの装置することを目的とする。

### [0007]

【課題を解決するための手段】上記目的を達成するために、本発明に係るデータ伝送方法は、1ワード8ビット構成のATMセルのヘッダ、または、前記ATMセルのヘッダおよびペイロードの一部に所定のデータをこれらの第9ビットとして付加して1ワード9ビット構成に変 50

換し、前配ATMセルのペイロードの全部または残りの部分を並び換えて1ワード9ビット構成に変換し、1ワード9ビット構成に変換し、1ワード9ビット構成に変換した前配ATMセルのヘッダおよびペイロードの第9ビットの論理反転値をこれらの第10ビットとして付加して1ワード10ビット構成に変換した前配ATMセルのヘッダおよびペイロードを、所定の部分に複数を1ワード10ビット構成の所定の伝送方式 (SDI方式) またはSDDI方式)の1次群伝送パケットを生成し、所定数の前配1次群伝送パケットに含まれる10ビット構成に変換した前配ATMセルのヘッダおよびペイロードをワード単位で多重化し、前配所定の伝送方式の2次群用伝送路を用いて前配所定の伝送方式の2次群伝送する。

【0008】好適には、所定数の前記1次群伝送パケットそれぞれから1ワード10ピット構成に変換した前記ATMセルのヘッダおよびペイロードが含まれない領域を除去し、前記領域を除いた所定数の前記1次群伝送パケットを多重化して前記2次群伝送パケットを生成する。

【0009】好適には、前記2次群伝送パケットを受信して記憶し、記憶した前記2次群伝送パケットの所定の位置に、この2次群伝送パケットに含まれる前記1次群伝送パケットそれぞれの前記領域を挿入し、前記領域を付加した前記2次群伝送パケットをワード単位で分離して所定数の前記1次群伝送パケットを再生する。

【0010】また、本発明に係るデータ伝送装置は、1 ワード8ピット構成のATMセルのヘッダ、または、前 記ATMセルのヘッダおよびペイロードの一部に所定の 30 データをこれらの第9ピットとして付加して1ワード9 ビット構成に変換する第1の8ビット・9ビット変換手 段と、前記ATMセルのペイロードの全部または残りの 部分を並び換えて1ワード9ビット構成に変換する第2 の8ビット・9ビット変換手段と、1ワード9ビット構 成に変換した前記ATMセルのヘッダおよびペイロード の第9ビットの論理反転値をこれらの第10ビットとし で付加して1ワード10ビット構成に変換する9ビット ・10ビット変換手段と、1ワード10ビット構成に変 換した前記ATMセルのヘッダおよびペイロードを、所 40 定の部分に複数含む1ワード10ビット構成の所定の伝 送方式 (SDI方式またはSDDI方式) の1次群伝送 パケットを生成する1次群伝送パケット生成手段と、所 定数の前記1次群伝送パケットに含まれる10ビット構 成に変換した前記ATMセルのヘッダおよびペイロード をワード単位で多重化し、前記所定の伝送方式の2次群 伝送パケットを生成する2次群伝送パケット生成手段 と、生成した前記2次群伝送パケットを前記所定の伝送 方式の2次群伝送パケット用の伝送路を用いて伝送する 伝送手段とを有する。

【0011】好適には、所定数の前記1次群伝送パケッ

トそれぞれから1ワード10ピット構成に変換した前配 ATMセルのヘッダおよびペイロードが含まれない領域 を削除する領域削除手段をさらに有し、前記2次群伝送 パケット生成手段は、前記領域を除いた所定数の前記1 次群伝送パケットを多重化して前記2次群伝送パケット

【0012】好適には、前記2次群伝送パケットを受信 して記憶する記憶手段と、記憶した前記2次群伝送パケ ットの所定の位置に、この2次群伝送パケットに含まれ る前記1次群伝送パケットそれぞれの前記領域を挿入す る領域挿入手段と、前配領域を付加した前記2次群伝送 パケットをワード単位で分離して所定数の前記1次群伝 送パケットを再生する1次群伝送パケット再生手段とを さらに有する。

#### [0013]

【作用】本発明に係るデータ伝送方法は、1ワード8ピ ット構成のATMセルを、放送局のインフラストラクチ ャーとして用いられているSDI方式、または、SDI 方式を改良して圧縮画像データ等を伝送可能としたSD DI方式の1ワード10ピット構成の伝送パケットに変 20 換して伝送することろ可能とするデータ伝送方法であ る。本発明のデータ伝送方法において、ATMセルをS DI方式またはSDDI方式の伝送パケットに適合させ るための8ビット→10ビット変換は、8ビット→9ビ ット変換(第1段階)と9ビット→10ビット変換(第 2段階)との2段階で行われ、8ピット→10ピット変 換の第1段階においては、ATMセルの各ワードが8ピ ットから9ビットに変換変換される。

【0014】少なくともATMセルのヘッダについて は、上記8ビット→10ビット変換の第1段階は、少な くともATMセルのヘッダの各ワードの第8ピット(ビ ット位置は第1から開始する)、あるいは、固定値1ま たは0をこれらの第9ピットとして付加することにより 行う。SDI方式またはSDDI方式の伝送パケットと ATMセルのビット数を合わせるために、ATMセルの ペイロードの一部についても同様に8ビット→10ビッ ト変換の第1段階を行ってもよい。このようにATMセ ルのヘッダについて8ビット→10ビット変換の第1段 階を行うことにより、SDI方式またはSDDI方式の 制御に用いる場合に、並び換えることなく読み出すこと ができる。

【0015】ATMセルのペイロード部分、または、へ ッダと同じ8ビット→10ビット変換の第1段階が行わ れなかった残りの部分は、並び換えにより1ワード9ビ ット構成に変換される。

【0016】8ピット→10ビット変換の第2段階は、 1ワード9ピット構成に変換したATMセルのヘッダお よびペイロードの第9ピットの論理反転値をこれらの第 10ピットとして付加して1ワード10ピット構成に変 50 であり、同期符号SAV(Start of Active Video)の

換することにより行われる。このように変換することに より、SDI方式またはSDDI方式において、同期符 号(EAV, SAV)と同じとなるため禁止コードとさ れるオール1のワードが生じないというメリットがあ る。このように2段階に8ピット→10ピット変換され た複数のATMセルは、SDI方式の1次群(270M bps) 伝送パケットのアクティブピデオ部またはSD DI方式の1次群伝送パケットのペイロード部に載せら れる。

【0017】所定数(6本)の1次群伝送パケットか 10 ら、10ビット構成に変換したATMセルのヘッダおよ びペイロードが含まれない領域を除去してビット数を減 らして伝送効率を上げ、ATM1次群信号を2次群信号 に多重化する方法と同様にワード単位で多重化すること によりATM方式との親和性を高めた、SDI方式また はSDDI方式の2次群伝送パケットを生成し、SDI 方式またはSDD I 方式の2次群用伝送路を用いて伝送 する。

【0018】また、本発明に係るデータ伝送装置が有す る各手段は、上述した本発明に係るデータ伝送方法の各 段階を実現する。

#### [0019]

【実施例1】以下、本発明の第1の実施例として、SD DI方式の伝送パケット(SDDIパケット)とATM 方式の伝送用セル(ATMセル)とを適合させ、SDD I 方式の伝送システムとATM通信網とを接続する方法 について説明する。図1は、第1の実施例におけるSD I方式 (SMPTE-259M) を改良したSDDI方式の1次群 SDDIパケットのペイロード部(PAD)をATM方 30 式に対応したセルに分割する方法を示す図であって、

(A) は525 (502) / 60ビデオ信号用のSDD Iパケットをセルに分割した場合を示し、(B)は62 5 (610) / 5 0 ピデオ信号用の 1 次群 S D D I パケ ットをセルに分割した場合を示す。ここで、525,6 25は、全領域を使用した場合を示している。 (50 2)、(610)は、アクティブビデオ領域のみを示 し、残りはアンシラリデータ等の領域として用いられ る。

【0020】図1 (A), (B) に示すように、1次群 データ伝送システムにおいてATMセルのヘッダを伝送 40 SDDI伝送パケット(2.70MHz)は、SDI方式 との整合性を保ち、SDI方式用に開発された半導体装 置等を多く流用することができるようにするために、S DI伝送パケットに類似する構成になっている。つま り、525/60用1次群SDD1パケットおよび62 5/50月1次群SDDIパケットそれぞれのフレーム 長は1716W、1728Wであり、ワード長は10ビ ットである。

> 【0021】また、同期符号EAV (End of Active Vi deo ) の内容は3FFh, 000h, 000h, XYZ

位置は先頭から276W, 288W目である。なお、上 述の同期符号EAVの内、XYZは、フィールド

(F)、VBLK(V)、H(EAV/SAVの別を示 す) およびプロテクション符号からなり、詳細は、SM PTE-125Mにおいて規格化されている。

【0022】また、1次群SDDIパケットの最後の2 WはCRC符号用に用いられ、同期符号SAVの直後か らCRC符号の直前までの部分が音声・ビデオデータ (AVデータ) が入るといったように、525/60用 同じになっている。以下、各実施例において主にSDD Iパケットについて説明するが、SDDIパケットとA TMセルとの間の変換は、そのまま、あるいは、少しの 変更でSDI方式の伝送パケットとATMセルとの間の 変換に適用することができる。

【0023】図1(A), (B) に示した2つの1次群 SDDIパケットにおいては、垂直ブランキング期間 (VBLK)の内、各3ラインはユーザーが使用できな いこととされており、他の垂直ブランキング期間VBL Kはリザーブ領域とされている。このように、SDDI 方式は、映像信号の垂直プランキング期間VBLKに対 応するラインの一部におけるデータの多重を禁止してい るので、ユーザの自由な用途に開放されているこれら2 つの伝送用パケットのペイロード部(PAD)のみを4 8W×29のセル (いわゆるアクティブビデオの部分) に分割する。

【0024】これらのセルに続く46Wは、ペイロード 部の余りである。因みに、SDDI方式においては、水 平プランキング期間(HBLK)はアンシラリ領域とし てSDDIパケットのヘッダとされており、SDI方式 30 なくてもすむからである。 においては、VBLKはアンシラリ領域んおけるユーザ 領域とされている。

【0025】ここで、ATMセルのワード長は8ビット

 $P_1 = (h_{00}, h_{01}, \dots, h_{07}, d, x)$ 

 $P_2 = (h_{10}, h_{11}, \cdots, h_{17}, d, x)$ 

 $P_5 = (h_{50}, h_{51}, \dots, h_{57}, d, x)$ 

 $P_6 = (a_{10}, a_{11}, \cdots, a_{17}, d, x)$ 

 $P_8 = (a_{30}, a_{31}, \dots, a_{37}, d, x)$ 

ただし、 $(H_i; h_{i0}, h_{i1}, ..., h_{i7})$  は、ATMセ ルのヘッダの第iパイトと各ピットを示し(iは整数、  $1 \leq i \leq 5$  ) , (A  $_j$  ; a  $_{j0},$  a  $_{j1},$  ..., a  $_{j7})$  /‡, A TMセルのペイロードの第jバイトと各ピットを示し

(jは整数、1≦j≦48)、Pk は、PADセルの第 kワードを示し(kは整数、1≤k≤48)、xは、DO N'T CAREを表す。

【0030】ATMセルのペイロードの第4~第48バ 50

(=1パイト; B) であり、1つのATMセルの先頭に は5パイトのヘッダがあり、48パイトの伝送の対象と なるデータ(ペイロード)がヘッダに続く。従って、A TMセルそれぞれをSDDIパケットのペイロード部に 含まれるセル(PADセル)それぞれに適合させるため に8ピットから10ピットへのワード変換(8ピット→ 10ピット変換) が必要となる。以下、ATMセルとP ADセルとの間の8ピット→10ピット変換の方法につ いて説明する。

SDIパケットおよび625/50用SDIパケットと 10 【0026】上述のように、SDDIパケットは、同期 符号EAV, SAVとしてデータ3FFh, 000h, 000hを用いるので、SDDIパケットの他の部分に おいては同期符号EAV、SAVと同じデータは禁止コ ードとなっている。従って、8ピット→10ピット変換 の際には、この禁止コードの出現を避けるために、8ビ ット→10ピット変換は、2段階で行う必要がある。

> 【0027】8ピット→10ピット変換の第1段階 まず、8ビット→10ビット変換の第1段階、つまり、 8ピットデータを9ピットデータに変換する段階は、以 20 下のようにヘッダとペイロードの第1~第3パイトとそ れ以降の第4~第48バイトに分けて行われる。

·【0028】ATMセルのヘッダとペイロードの最初の 3バイトの変換

ATMセルのヘッダのデータ(5バイト)と、このヘッ ダに続くペイロードの最初の3バイトのデータの各バイ トに1ピットのダミーデータ dを付加して9ピットに変 換する。この変換の内容は表1に示す通りとなる。この ようにダミーデータを付加するのは、ヘッダを読み出す 際に、ヘッダのデータを9ビットから8ビットに変換し

[0029]

【表1】

... (1)

イトから最後までの変換

ペイロードの第4バイトから第48バイトまでの45パ イトは、9バイト×40ワードに仕切り直す。つまり、 表1と同様に表記すると、この変換は表2に示す通りと なる。

[0031]

【表 2】

 $P_9 = (a_{40}, a_{41}, \dots, a_{47}, a_{50}, x)$  $P_{10} = (a_{51}, a_{52}, \dots, a_{57}, a_{60}, a_{61}, x)$ 

 $P_{47} = (a_{46,6}, a_{46,7}, \dots, a_{47,5}, a_{47,6} x)$  $P_{48} = (a_{47,7}, a_{48,0}, \dots, a_{48,6}, a_{48,7}, x)$ 

【0032】8ピット→10ピット変換の第二段階 次に、8ピット→10ピット変換の第2段階、つまり、 9ビットデータの109ビットデータへの変換は、例え ば、PADセルの各ワード $P_k$  の第10ピット $p_{kg}$ とし  $\emph{10}$  同じデータがPADセルに現れることを防ぐことができ て、第9ピットpk8の論理値を反転した値を付加するこ とにより行われる。従って、8ビット→10ビット変換 の第二段階の後には、PADセルの各ワードの内容は、

表3の通りとなる。このように、PADセルの各ワード Pk の第10ピットpkgを第9ピットpkgの論理値を反 転した値とすることにより、同期符号EAV、SAVと る。

10

[0033]

【表3】

 $P_1 = (h_{00}, h_{01}, \dots, h_{07}, d, d')$  $P_2 = (h_{10}, h_{11}, \dots, h_{17}, d, d')$ 

 $P_5 = (h_{50}, h_{51}, \dots, h_{57}, d, d')$  $P_6 = (a_{10}, a_{11}, \dots, a_{17}, d, d')$ 

 $P_8 = (a_{30}, a_{31}, \dots, a_{37}, d, d')$  $P_9 = (a_{40}, a_{41}, \dots, a_{47}, a_{51}, a_{51}')$  $P_{10} = (a_{50}, a_{51}, \dots, a_{57}, a_{60}, a_{61}, a_{61}')$ 

 $P_{47} = (a_{46,6}, a_{46,7}, \dots, a_{47,5}, a_{47,6}, a_{47,6}')$  $P_{48} = (a_{47,7}, a_{48,0}, \dots, a_{48,6}, a_{48,7}, a_{48,7}')$ 

ただし、d'はダミーデータの論理値を反転した値を示 し、aji'は、ピットajiの論理値を反転した値を示す 30 で送出することができるようになる。つまり、PADセ (1は整数、0≦1≦7)。

【0034】以上に示したように、ATMセルの各バイ トを8ピット→10ピット変換し、SDDIパケットの PADセルに適合させることにより、ATM通信網から 受信したATMセルに含まれるデータをSDDI方式の 伝送システム内で伝送することができる。また、逆に、 表1~表3に示した変換と逆の変換を行うことにより、 SDDI伝送システム内で伝送されるSDDIパケット のPADセルをATMセルに適合させることができ、S

> $H_1 = (p_{00}, p_{01}, \dots, p_{07})$  $H_2 = (p_{10}, p_{11}, \cdots, p_{17})$

> $H_5 = (p_{50}, p_{51}, \dots, p_{57})$  $A_1 = (p_{60}, p_{61}, \dots, p_{67})$

 $A_3 = (p_{80}, p_{81}, \dots, p_{87})$ 

ただし、p<sub>km</sub>は、PADセルの第 k ワードP<sub>k</sub> の各ピッ トを示す (mは整数、0≦m≦9)。

DDIパケットに含まれるデータをATM通信網に対し ルをATMセルに適合させるためには、以下に述べるよ うにPADセルの各ワードを10ビットから8ビットに 変換する。

【0035】表4に示すように、ダミーデータdとその 反転値dを取り除き、SDDIパケットのPADセルの 第1~第8ワードをATMセルのヘッダとペイロードの 第1~第3パイトに変換する。

[0036]

【表 4】

【0037】さらに、表5に示すように、PADセルの 50 第9~第48ワードから第10パイトを取り去り、残っ

たPADセルの各ワードの9ピットデータを8ピットの ATMセルのペイロードの第4~第48バイトのデータ に区切り直す。

[0038] 【表5】

$$A_4 = (p_{90}, p_{91}, \dots, p_{97}, )$$
  
 $A_5 = (p_{98}, p_{10,0}, \dots, p_{10,6})$ 

 $A_{47} = (p_{47,2}, p_{47,3}, p_{47,4}, \dots, p_{48,0})$  $A_{48} = (p_{48,1}, p_{48,2}, p_{48,3}, \dots, p_{48,8})$ ... (5)

Dセルに変換すると、ダミーデータ d およびその論理反 転値d'を取り除くだけでATMセルのヘッダ部分のデ ータを取り出すことができ、その配列を変換する必要が ない。従って、伝送処理等において必要になった場合に は、簡単な処理でATMヘッダに含まれるデータを取り 出すことができ、迅速な伝送処理を行うことが可能にな

【0040】また、以上述べた方法によれば、ATMセ ルをPADセルに変換する際に、PADセルの禁止コー ドが発生しない。従って、ATMセルに含まれるデータ 20 をトランスペアレント(透過的)にSDDI方式の伝送 システム内で伝送することができる。また、以上述べた 方法によれば、ATM通信網とSDDI方式の伝送シス テム相互を適合させ、これらの間でのデータ送受信を可 能にすることができる。第1の実施例に示した方法は、 既存のSDI方式のデータ伝送システムの伝送路等をそ のまま流用可能であり、放送局等に導入しやすいという 特徴を有する。

【0041】以上述べた第1の実施例において、SDD 1伝送パケットのペイロード部をPDDセルに区切る方 法、および、8ビット→10ビット変換の方法は例示で あり、例えば、SDDI伝送パケットのペイロード部を 53ワード×27のPADセルに区切り、PADセルの 各ワードとATMセルの各バイトとを1対1に対応づ け、ATMセルの各パイトにダミーデータとその論理反 転値を付加して8ビット→10ビット変換行ってもよ い。また、表1に示した8ビット→10ビット変換の第 1段階はATMセルのヘッダについてのみ必須であり、 ペイロードの先頭部分については、それ以降の部分と同 様に、表2に示した8ビット→10ビット変換を行って もよい。

#### [0042]

【実施例2】以下、本発明の第2の実施例を説明する。 図2は、図1に示した方法によりATMセルをSDDI パケットに適合させるデータ送信装置1の構成を示す図 である。図2に示すように、データ送信装置1は、AT Mセル生成装置10、マッピング回路12、ビット生成 回路14およびパラレル/シリアル変換回路 (P/S変 換回路)16から構成されており、データ送信装置1に

【0039】以上述べた方法によってATMセルをPA 10 用のデータ等の入力データD $1N_1 \sim D1N_n$  (nは整 数)を含むATMセルを生成し、さらにSDDIパケッ トに適合させてSDDI方式のデータ伝送システム(図 示せず)に送出する。なお、図示の簡略化のため、図2 においては、データ送信装置1の各部分に対するタイミ ング信号を生成するタイミング系は省略して図示してあ る。

> 【0043】ATMセル生成装置10は、入力データD  $IN_1 \sim DIN_n$  の入力インターフェース回路を含んで おり、入力データDIN $_1$   $\sim$ DIN $_n$  をペイロードとし て含むATMセルを生成し、ATMセルS10として8 ビットパラレル形式でマッピング回路12に対して出力 する。マッピング回路12は、第1の実施例において表 1および表2に示した8ビット→10ビット変換の第1 段階を行い、27Mbps・9ビットパラレル形式の第 1の変換信号S12をピット生成回路14に対して出力 する。

【0044】ビット生成回路14は、第1の実施例にお いて表3に示したように、第1の変換信号S12の各ワ ードの第9ピットの論理値を反転し、各ワードの第10 30 ビットとして付加して8ビット→10ビット変換の第2 段階を行い、27Mbps・10ビットパラレル形式の 第2の変換信号S14としてP/S変換回路16に対し て出力する。P/S変換回路16は、第2の変換信号S 14を270Mbps・シリアル形式の1次群SDDI パケットとしてSDDI方式のデータ伝送システムに対 して送出する。

【0045】以下、データ送信装置1の動作を説明す る。データ送信装置1に入力された入力データDIN1 ~DIN<sub>n</sub> は、ATMセル生成装置10により入力デー 40 夕DIN1 ~DINn をペイロードとして含むATMセ ルS10に変換され、マッピング回路12に入力され る。マッピング回路12は、入力されたATMセルS1 0に対して8ビット→10ビット変換の第1段階を行 う。ビット生成回路14は、第1の変換信号S12に対 して8ビット→10ビット変換を行う。P/S変換回路 16は、第2の変換信号S14を270Mbps・シリ アル形式に変換し、1次群SDDIパケットとして出力 する。

【0046】以上説明したように、データ送信装置1に 入力されるオーディオデータ、映像データおよび計算機 50 よれば、第1の実施例に示したATMセルを1次群SD

12

DIパケットのペイロード部のPADセルとして伝送す ることが可能になる。また、データ送信装置1は、第1 の実施例において表1~表3に示した方法を実現可能で ある点で、この方法と同様の特徴を有する。

【0047】なお、ATMセル生成装置10を、ATM 通信回線から受信したATMセルを8ビットパラレル形 式に変換し、マッピング回路12に対して出力する装置 に置換し、データ送信装置1をATM通信網に接続する ように変形してもよい。また、データ送信装置1の各構 成部分は、個別にハードウェア的に構成しても、ソフト ウェア的に実現可能な部分をディジタルシグナルプロセ ッサ(DSP)等を用いた計算機上にソフトウェアとし て構成してもよい。

#### [0048]

【実施例3】以下、本発明の第3の実施例を説明する。 図3は、図1に示した方法によりSDDIパケットに含 まれるPADセルに含まれるデータを取り出して出力す るデータ受信装置2の構成を示す図である。図3に示す ように、データ受信装置2は、シリアル/パラレル変換 回路(S/P変換回路20、ピット除去回路22、マッ ピング回路24およびATMセル分解装置26から構成 されており、例えば第2の実施例に示したデータ送信装 置1が生成し、SDD I 方式のデータ伝送システム (図 示せず) から受信したPADセルを含む1次群SDDI パケットをATMセルに変換し、さらにATMセルのペ イロードを取り出し、オーディオデータ、ビデオデータ および計算機用のデータ等の出力データDOUT1~D OUTnとして出力する。

【0049】つまり、データ受信装置2は、第2の実施 例に示したデータ送信装置1(図2)と逆の動作を行う 装置である。なお、図示の簡略化のため、図3において は、データ受信装置2の各部分に対するタイミング信号 を生成するタイミング系は省略して図示してある。

【0050】S/P変換回路20は、SDD I 方式のデ 一夕伝送システムとのインターフェース装置を含んでお り、SDDI方式のデータ伝送システムから受信した2 70Mbps・シリアル形式の1次群SDDIパケット を受信し、10ビットパラレル形式のパラレル信号S2 0に変換してビット除去回路22に対して出力する。ビ ット除去回路22は、第1の実施例において表4に示し たように、パラレル信号S20のSDDIパケットのP ADセルの各ワードの第10ピットを除去し、9ビット パラレル形式の第1の変換信号S22としてマッピング 回路24に対して出力する。

【0051】マッピング回路24は、第1の実施例にお いて表5に示したように、第1の変換信号S22のPA Dセルを区切りなおし、8ビットパラレル形式のATM セルS24を生成してATMセル分解装置26に対して 出力する。ATMセル分解装置26は、ATMセルS2 4のペイロードを取り出して、出力データDOUT $_1 \sim 50$  ティングデータが付加されたATMセルを図 $_4$ (A)に

DOUT<sub>n</sub> として、データ受信装置 2 に接続される映像 編集装置、記録装置および計算機等のデータ処理機器 (図示せず) に対して出力する。

【0052】以下、データ受信装置2の動作を説明す る。S/P変換回路20は、SDDI方式のデータ伝送 システムから1次群SDDIパケットを受信し、10ビ ットパラレル形式のパラレル信号S20に変換し、ピッ ト除去回路 2 2 は、この S D D I パケットの P A D セル の各ワードの第10ピットを除去する。マッピング回路 10 24は、ピット除去回路22から入力されたPADセル を区切りなおし、ATMセル分解装置26は、ATMセ ルS24のペイロードを出力データDOUT<sub>1</sub> ~DOU Tn として映像編集装置等に対して出力する。

【0053】以上に示したように、データ受信装置2に よれば、第1の実施例に示した表4および表5に示す処 理を実現し、SDDI方式のデータ伝送システムから受 信した1次群SDDIパケットのペイロード部のPAD セルからATMセルのペイロードを取り出してデータ処 理機器に供給することができる。また、データ受信装置 20 2は、第1の実施例において表4および表5に示した方 法を実現可能である点で、この方法と同様の特徴を有す

【0054】なお、ATMセル分解装置26を、ATM 通信回線に対してATMS24を送出する装置に置換 し、データ受信装置2をATM通信網に接続するように 変形してもよい。また、データ受信装置2の各構成部分 は、個別にハードウェア的に構成しても、ソフトウェア 的に実現可能な部分をディシタルシグナルプロセッサ

(DSP) 等を用いた計算機上にソフトウェアとして構 30 成してもよい。

#### [0055]

【実施例4】以下、本発明の第4の実施例を説明する。 第4の実施例においては、第1の実施例に示した方法の 変形例であって、SDDIパケットのPADセルに、S DDI方式の伝送システムにおいてルーティング処理等 に用いられる3パイトのルーティングデータを付加して 変換する方法を説明する。図4は、第4の実施例におけ るSDDI方式の1次群SDDIパケットのペイロード 部をルーティングデータを有するセルに分割する方法を 40 示す図であって、(A)は525/60ビデオ信号用の SDDIパケットを3バイトのルーティングデータを有 するセルに分割する場合を示し、(B)は変換前のルー ティングデータとATMセルとを示し、(C)は(A) に示した分割方法の変形例を示す。

【0056】図4(A)に示すように、3バイトのルー ティングデータをPADセルに付す場合には、SDDI パケットのペイロード部を51W×28のPADセルに 分割して用いる。ルーティングデータは、図4(B)に 示すように、ATMセルの先頭に付加される。このルー

示すSDDIパケットのPADセルに適合させるために は、第1の実施例において説明した方法と同様に、図4 (B) に示す2つの部分に分けて8ピット→10ピット 変換を行う。

【0057】図4(B)に示す第1の部分、つまり、ル ーティングデータ(3バイト)、ATMセルのヘッダ (5パイト) およびペイロードの第1~第3パイトの計 11パイトについては、第1の実施例において表1に示 したように、PADセルの各ワードの第9ピットとして ダミーデータ d を付加し、各ワードの第10ピットとし 10 ト変換した35個のPADセルに分割することができ てダミーデータの反転論理値 d ′を付加して 8 ビット→ 10ピット変換を行い、SDDIパケットのPADセル の第1~第11ワードとする。

【0058】図4 (B) に示す第2の部分、つまり、ペ イロードの第4~第48パイトの計45パイトについて は、第1の実施例において表2に示したように、まず、 ATMセルのペイロードの第4~第48バイトの8ビッ ト×45の配列を9ピット×40の配列に変換し、PA Dセルの各ワードの第9ビットの論理反転値を各ワード ドとする。上述したPADセルに含まれるデータをAT M通信網に対して送出する場合は、PADセルのペイロ ードの第1~第3パイトを取り除いてから、第1の実施 例において表4および表5に示したのと同様に、10ビ ット→8ピット変換を行ってPADセルをATMセルに 逆変換すればよい。

【0059】以上のように、各PADセルにルーティン グデータを付加することにより、ATMセルに含まれる データを変更することなく、放送局等におけるSDDI ができるようになる。このように、ルーティングデータ の付加により、第1の実施例に示した方法と全く同じ方 法で変換してもSDDI伝送パケットからATM通信網 に直接、データを送出できなくなる。 しかし、10ビッ ト→8ピット変換を行った後に、ルーティングデータを

取り除くことにより、ATM通信網にデータを送出する ことが可能になるので、大きな問題とはならない。

【0060】なお、図4(A), (B)に示した方法に よりATMセルとPADセルとを相互に変換する他、同 期符号EAV以外の全ての領域をPADセルに割り当て ることにより、さらにデータの伝送効率を高めることが 可能である。つまり、図4(C)に示すように、最大、 1つのSDDI伝送パケットを、第1の実施例において 表1および表2に示した方法により8ビット→10ビッ る。同様に、第2の実施例に示したように、3パイトの ルーティングデータを付したATMセルを8ピット→1 0ビット変換して、1つのSDDI伝送パケットを最大 33個のPADセルに分割することができる。

【0061】ここで、図1および図4に示したSDDI 方式およびATM方式の1次群パケット(270MH z) による伝送容量をまとめると、表6に示す通りとな る。最大伝送容量は表6の最下段に示した通りとなる が、1次群を2次群に多重化する場合には、2次群の伝 の第10ワードとし、PADセルの第12~第48ワー 20 送パケット(フレーム)の構成上、表6中段に示す値が 最大値となる。但し、実際には、運用方法として規定さ れているように、ATM方式の通信網においては回線使 用率を適当に抑えるため、表6の最下段に示す最大値と しても差し支えない。

【0062】回線使用率を適当に抑えることは、一般に は、発生するデータは伝送容量以下となるように設定 し、瞬間的に前者が後者をオーバーした場合に、バッフ ァリングしてオーバーフローを回避する方法により行わ れる。ただし、このような動作を行った場合、伝送遅延 方式の伝送システムにおいて柔軟な伝送処理を行うこと 30 が大きくなる。また、セルに優先順位を付して、輻輳が 最悪になった場合に、ランクが低いセルを捨てる方法も あるが、この方法は再送可能なデータを扱う場合に限ら れる。

[0063]

【表 6】

SDDI方式およびATM方式の1次群パケットの伝送容量

SDDI方式	; 525/60		; 625/50	
ATM 方式 W/cell	;48(図1)	;51(図4)	;48(図1)	;51(図4);
SDDIペイロード部使用 cell/ 伝送パケット 伝送容量 Kcell/s	; 29	; 28 ; 412.25832	; 29 ; 422. 250	; 28 ; 427.000 ;
<ul><li>ーーーーーーーーー 全領域使用</li><li>cel1/ 伝送パケット</li></ul>		; 30	; 32	; 30 ;
伝送容量 Kcell/s  全領域使用			; 50. 000	; 468. 750 ;
主演 <b>な</b> 使用 cell/ 伝送パケット	, ; (35)	; (33)	; ; (35)	; (33) ;

伝送容量 Kcell/s ; (537.0624) ; (506. ; (546.875) ; (515.625) ; ; 37312); :

... (6)

なお、()を付して示した数値(最下段)は2次群の 伝送フレームを考慮しない最大限の値を示し、中段の数 値は2次群の伝送フレームを考慮した最大値を示す。

#### [0064]

【実施例5】以下、本発明の第5の実施例を説明する。 Dセルを伝送するルーティング機能を有するデータ伝送 システム3の構成を示す図である。図6は、図5に示し たルーティングスイッチ (RS) 32の構成例を示す図 である。

【0065】図5に示すように、データ伝送システム3 は、SDDIパケット生成/分解回路(SDDI回路) 30、ルーティングスイッチ32、インターフェース回 路(IF回路)38、P/S変換回路34およびS/P 変換回路36から構成されており、データ伝送システム れる入力データDIN1~DINnを含む、図4に示し たSDDIパケットを生成してATM通信網、あるい は、出力データSOUTとしてSDDI方式のデータ伝 送システム(図示せず)に対して送出する。また、デー タ伝送システム3は、SDDI方式のデータ伝送システ ムから受信した入力信号SINに含まれるSDDIパケ ットからATMセルを生成してATM通信網に送出し、 あるいは、ATMセルからペイロードを取り出してデー 夕処理機器に対して $DOUT_1 \sim DOUT_n$  として出力 する。

【0066】SDDI回路30は、データ伝送システム 3に接続されるデータ処理機器から入力された入力デー タDIN<sub>1</sub> ~DIN<sub>n</sub> をペイロード部のPADセルに含 む図4(A)に示した10ビットパラレル形式・27M bpsのSDDIパケットS30aを生成し、ルーティ ングスイッチ32に対して出力するとともに、ルーティ ングスイッチ32から入力された図4(A)に示したS DDIパケットS30bのペイロード部のPADセルか らデータを取り出して出力データDOUTに~DOUT n としてデータ処理機器に対して出力する。なお、以 下、第5の実施例において、特に断らないかぎり、SD DIパケットは図4(A)に示したSDDIパケットを 示す。

【0067】IF回路38は、ATM通信網から受信し たATMセルを、SDDIパケットに変換してルーティ ングスイッチ32の入力端子eに対して出力するととも に、ルーティングスイッチ32の出力端子 f から入力さ れたSDDIセルをATMセルに変換してATM通信網 に対して出力する。

ッチ32の出力端子6から入力された10ビットパラレ ル形式・27MbpsのSDDIパケットをシリアル形 式・270Mbpsの伝送信号SOUTに変換し、SD DIデータ伝送システムに対して送信する。 S/P変換 回路36は、SDDIデータ伝送システムから入力され 図5は、図4に示したルーティングデータを有するPA 10 たシリアル形式・270Mbpsの伝送信号SINを1 Oピットパラレル形式・27MbpsのSDDIパケッ トに変換し、ルーティングスイッチ32の入力端子dに 対して出力する。

【0069】ルーティングスイッチ32は、例えば図6 に示すように、セレクタ回路(SEL)320、FIF O回路322およびアドレス検出回路324から構成さ れており、入力端子もからSDDIパケットのルーティ ングデータ、あるいは、設定により、PADセルの第4 ~第9ワードに含まれるATMのヘッダに含まれるデー 3に接続されるデータ処理機器(図示せず)から入力さ *20* 夕を検出し、検出したデータに基づいて出力端子aまた は出力端子cから出力する。なお、ルーティングスイッ チ32は、入力されたSDDIパケットが出力端子bか ら出力されるべきものである場合には、そのSDDIパ ケットを出力端子cに対して出力しない。

> 【0070】アドレス検出回路324は、データ伝送シ ステム3に対する設定により、SDDIパケットのルー ティングデータ、あるいは、ATMのヘッダに含まれる データを検出し、このデータに基づいて出力端子b, c のいずれに出力すべきかを判断し、制御信号C320を 30 介してセレクタ回路320を制御する。セレクタ回路3 20は、制御信号C320を介したアドレス検出回路3 24の制御に従って、入力端子 a およびアドレス検出回 路324から入力されたSDDIパケットをFIFO回 路322に対して出力するとともに、入力端子aおよび アドレス検出回路324から入力されたSDDIパケッ トの衝突制御を行う。FIFO回路322は、ルーティ ングスイッチ32とP/S変換回路34とのデータ入出 力のタイミングを合わせ、P/S変換回路34に対して SDDIパケットを出力する。なお、図6においては、 40 図示の簡略化のために、入力端子 e および出力端子 f に

関する構成部分を省略して図示してある。

【0071】以下、データ伝送システム3の動作を説明 する。データ処理機器からSDDI回路30に入力され た入力データDIN1 ~DINn は、SDDIパケット S30aとして入力端子aから、また、S/P変換回路 36においてパラレル形式に変換されたSDDIパケッ トは入力端子dからルーティングスイッチ32に入力さ れる。ルーティングスイッチ32は、入力端子aから入 力されたSDDIパケットを出力端子bから出力すると 【0068】P/S変換回路34は、ルーティングスイ 50 ともに、入力端子dから入力されたSDDIパケットの

PADセルのルーティングデータまたはATMセルのへ ッダのデータに基づいて、このデータが出力端子b, c のいずれから出力されるべきか判断し、出力されるべき 出力端子b、cのいずれかにルーティングし、P/S変 換回路34を介して出力データSOUTとして出力す

【0072】ATMセルのヘッダおよびSDDIパケッ トのルーティングデータは、第1の実施例および第4の 実施例において、表1および表3に示したように8ビッ ト→10ビット変換されているので、配列を変換するこ となく内容を読みだすことができる。従って、アドレス 検出回路324の構成および処理が簡単で済む。

【0073】なお、ルーティングスイッチ32におい て、入力端子aにも対応してアドレス検出回路324お よびセレクタ回路320を設け、任意の入力端子から入 力されたSDDIパケットを任意の出力端子から出力す るようにルーティングスイッチ32を構成してもよい。 また、ルーティングスイッチ32がSDDIパケットの ATMセルのヘッダに基づいてルーティングを行う場 ットの伝送に用いることも可能である。

#### [0074]

【実施例6】以下、本発明の第6の実施例を説明する。 第6の実施例においては、現在、検討されているHDT V対応のSDIパケット(1.485Gbps;以下、1.5G パケットと略記する)を2次群と位置づけ、これにAT M方式に対応させたSDDI方式 (これを1次群として 位置付ける)の多重分離方法について説明する。図7 は、第6の実施例において、図1および図4に示した方 法で生成された PADセルを含む 6 つの 1 次群の SDD I 方式の伝送用パケットを、1 つのSDDI方式のHD TV対応の伝送パケットに多重化する方法を示す図であ って、(A)は図1に示した方法に係るSDDI1次群 伝送パケットを多重化する場合を示し、(B) は図4 (A) に示した方法に係るSDDI1次群伝送パケット を多重化する場合を示し、(C)は1.5Gフレームの ペイロード部における各SDDIフレームのPADセル の多重化方法を示す。

【0075】図7(A), (B)に示すように、1.5 Gフレームは、1フレームが4400W×10ビットの 40 された1.5Gフレームの伝送容量を表7に示す。 構成であり、SDDIパケットと同様に、先頭に8Wの 同期符号EAV (3FFh, 3FFh, 000h, 00

Oh, OOOh, OOOh, XYZ, XYZ) を、最後 に2WのCRC符号を有し、1. 5Gbpsでシリアル 伝送される。この1. 5Gフレームに、第1の実施例に おいて図1、表1および表2に示した方法で生成された PADセルを含む6個のSDDIパケットを多重化する ためには、図7(A)に示すように、1.5Gフレーム のペイロード部分の空き領域(第5~第74ワード;7 0W) 以降の領域を (6×48W) の15の多重化セル M<sub>1</sub> ~ M<sub>15</sub>に分割して用いる。

【0076】図7 (C) に示すように、多重化セルそれ 10 ぞれには、第1~第6のSDDIパケットそれぞれに含 まれるPADセルそれぞれのワードW1a, W2a, …,  $W6_q$  (1  $\leq q \leq n = 15$ ) がワード多重化されて いる。図7(C)に示したように、それぞれのSDDI パケットのPADセルに含まれるワードをを順次、ワー ド単位で多重化する多重化方法は、ATM方式におい て、4つの1次群伝送パケットを1つの2次群伝送パケ ットに多重化する方法に同じである。

【0077】また、第4の実施例において、図4(A) 合、データ伝送システム3を図1に示したSDDIパケ 20 に示したように、3パイトのルーティングデータを付し たATMセルを8ピット→10ピット変換して得られる PADセルを含む6つのSDDIパケットを1つの1. 5 G フレームに多重化するためには、図7 (B) に示す ように、1. 5Gフレームのペイロード部分の空き領域 (第5~第110ワード; 106W) 以降の領域を (6 × 5 1 W)の 1 4 の多重化セル M<sub>1</sub> , ~ M<sub>14</sub>, に分割し て用いる。

> 【0078】図7(B)に示す場合も、図7(A)に示 した場合と同様に、多重化セルそれぞれには、第1~第 6のSDDIパケットそれぞれのPADセルそれぞれに 含まれるワードW1 $_q$  , W2 $_q$  , …, W6 $_q$  (1  $\leq$  q  $\leq$ n=14)がワード単位で多重化される。なお、図7 (B) に示す方法によって多重化された1.5Gフレー ムは、ルーティングデータが含まれるため、直接、AT M回線には接続できない。しかし、ワード多重されてい るため、ルーティングデータは容易に取り除くことが可 能であり、これを取り除くことによりATM回線への接 続が可能になる。

> 【0079】図7(A), (B) に示した方法で多重化

[0080]

【表7】

図7 (A), (B) に示した方法で多重化された1.5Gフレームの伝送容量

ATMセル W/cell 5 1 cell/ 伝送フレーム  $: 1.5 \times 6$ ; 14×6 伝送容量 k cells/s ; 3, 037, 500 ; 2, 835.000 伝送容量 k cells/sch ; 506.250 ; 472, 500 ... (7)

×30は1秒当たりのライン数となる。従って、48W 【0081】なお、表7において、「cell/ 伝送フレー ム」はHDTV 1 ライン相当分であり、1 1 2 5 ライン 50 セルの場合(ただし、伝送フレームは 2 7 0 M, 1. 5

Gともビデオの1ライン=1フレームの構成)には、砂 当たりのセル数は表7に示すように約3Mセルとなる。 1次群当たりのセル数は約506Kであり、1次群のセ ル数は約491Kよりも多くなる。

【0082】第7の実施例に示したように、ワード単位の多重化により6つの1次群SDDIパケットを1つの1.5Gフレームに多重化すると、ピット多重した場合と異なり、ATMヘッダの内容を直接、読むことが可能であり、PADセル単位で多重化した場合に比べて必要となるハードウェア量が少なくて済む。また、図7

(A), (B)に示した1.5Gフレームにおいて、同期符号EAVの後ろの空き領域を、多重化された6つのSDDI伝送それぞれに対応する6つの独立したデータ領域に分割し、図7に示した1.5Gフレームを用いて伝送を行うSDDI方式のデータ伝送システムにおける同期確立、伝送制御および網管理等のためのデータの伝送に用いることも可能である。なお、この空き領域の分割は、6の整数倍の領域に分割するのが好適である。6の整数倍に分割すると、多重化セルとの関係上、ハードウェアの構成が簡単になるからである。

【0083】また、第7の実施例に示したように6つの 1次群SDDIパケットを多重化することにより、1次 群のSDDIパケット相互間および1次群のSDDIパ ケットと1.5Gフレームとの非同期伝送および同期伝 送が可能である。つまり、SDH方式のデータ伝送シス テムにおいては、データ伝送システム全体が網同期して 動作する必要があり、SDIパケット同士を非同期に伝 送することができなかった。

【0084】しかし、第7の実施例に示した変換方法によれば、1.5Gフレームと1次群SDDIパケットとの間の多重化・分離処理の際に、データを若干量バッファリングすることにより、1次群のSDDIパケット相互間および1次群のSDDIパケットと1.5Gフレームとの非同期伝送が可能となっている。なお、SDI方式は、テレビジョン放送局等において用いられる同期信号に同期して動作するので、従来のPDHにも好適に適合する。

#### [0085]

【実施例7】以下、本発明の第7の実施例を説明する。図8は、図7に示した1.5Gフレームを6つの1次群SDDIパケットに分離する分離装置5の構成を示す図である。図8に示すように、分離装置5は、インターフェース回路(I/F;IF回路)50およびデマルチプレクサ52から構成され、デマルチプレクサ52は、記憶回路(RAM)520、スイッチ回路(SW)522およびタイミング回路(TG)524から構成される。【0086】IF回路50は、図7(A),(B)に示した1.5Gフレームを、等化・識別および再生し、20本の74.25Mbpsピットストリーム(以下、74Mピットストリームと記す)、つまり、2ワード×7

4. 25Mbpsのピットストリームに変換して記憶回路520に対して出力する。さらに、IF回路50は同期符号EAVを検出してタイミング回路524に対して出力する。20本の74. 25Mbpsピットストリームとするのは、このようにするのがHDTVのパラレル規格となっており、ハードウェア等も既に開発済みのものを用いることができるからである。

【0087】タイミング回路524は、IF回路50に おいて検出された同期符号EAVに基づいて、スイッチ 10 回路522の切り替え動作を制御する。なお、図8中に 点線で示すように、タイミング回路524が、分離装置 5に接続されるATMスイッチ(図示せず)が用いるタ イミング信号を供給するように構成してもよい。記憶回 路520は、74Mピットストリームを記憶し、1.5 Gフレームの空き多重化セルを取り除いてスイッチ回路 522に対して出力する。従って、記憶回路520が出 力するデータの量は、記憶回路520に入力されたデー タの量よりも少なくなる。このように記憶回路520で 空き多重化セルを取り除くのは、第4の実施例において 20 表6に、第7の実施例において表7に示したように、6 本の1次群SDDIパケットで伝送可能なデータ量は、 1. 5Gフレームで伝送可能なデータ量よりも少ないの で、多重時にピットレートを揃えるために空き多重化セ ルが挿入されているからである。

【0088】スイッチ回路522は、タイミング回路524の制御に従って、所定のセル可能位置(伝送フレーム中のPADセルの区切りに合わせること)の先頭から順次、74Mビットストリームを6本の1次群SDDIパケットSDDI1~SDDI6に変換して出力する。30なお、空き多重化セル(空きセル)は、1次群においても2次群においても送るべきデータがない場合にダミーデータを挿入するという意味で、VPI/VCIにおいて、明文化されていないながら指定がある。(ただし、ペイロード(48W)は固定とすることが明文化されている。)これは、同期再生・タイミング再生に必要であるが、ユーザには直接の関係がなく、CLADで適宜、挿抜される。

【0089】図9は、6つの1次群SDDIパケットから、図7に示した1.5Gフレームを生成する多重化回40 路4の構成を示す図である。図9に示すように、多重化回路4は、マルチプレクサ40およびインターフェース回路(I/F;IF回路)42から構成され、マルチプレクサ40は、スイッチ回路(SW)400、タイミング回路(TG)402、EAV発生回路(EAV)404および記憶回路(RAM)406から構成される。

【0090】スイッチ回路400は、タイミング回路402から入力されるタイミング信号に従って、入力された6本の1次群SDDIパケットを多重化し、多重化データとしてワード単位で記憶回路406に対して出力する。記憶回路406は、1.5Gフレームのセル可能位

置に合わせてスイッチ回路400からの多重化データを 記憶し、分離装置5とは逆に、1.5Gフレームにおける空き領域に所定のデータ、例えば固定値1または0を 挿入し、さらに、図7に示した位置にEAV発生回路4 04から入力された同期符号EAV、および、必要なら ば伝送制御用のデータを挿入し、20本の74Mビット ストリームとしてIF回路42に対して出力する。

【0091】以上説明した多重化回路4および分離装置5を用いることにより、図7に示した1.5Gフレームを用いたデータ伝送システムを実現することができる。なお、図9中に点線で示すように、多重化回路4に接続さても、タイミング回路402が、多重化回路4に接続されるATMスイッチ(図示せず)が用いるタイミング信号を供給するように構成してもよい。また、多重化回路4および分離装置5の各構成部分は、個別にハードウェア的に構成しても、ソフトウェア的に実現可能な部分をディジタルシグナルプロセッサ(DSP)等を用いた計算機上にソフトウェアとして構成してもよい。

#### [0092]

【実施例8】以下、本発明の第8の実施例を説明する。 図10は、2次群伝送路で用いられるATMスイッチ6 の構成を示す図である。1.5Gフレームを用いる2次 群伝送路でデータ伝送システム、特にLANシステムを 構成する場合、1.5Gフレームから直接、ATMセル のヘッダを読み出してスイッチング (交換) を行う方法 と、一度、1次群に分離してからスイッチングを行う方 法とがある。前者は、1.5GHzの信号を処理する必 要があるため高速処理が必要であり、スイッチング処理 が難しい。一方、後者は2次群を1次群に分離する処 理、スイッチング処理および1次群を2次群に多重化す る処理が必要となり、スイッチング処理が複雑化すると いう問題がある。全国的なATM通信網といった大規模 な通信網を考えた場合、いずれの方法も考えうるが、例 えば企業内通信網といった、比較的小規模なATM通信 網に用いるスイッチング装置としては、上記2つの方法 はいずれも採りがたい。

【0093】ATMスイッチ6は、比較的小規模なATM通信網に用いられるスイッチング装置であって、ハブ(端末)ごとに予め設定された群をアクセスすることにより、1 段階でATMスイッチング装置を実現したもの 40である。図10に示すように、ATMスイッチ6は、スイッチ回路 $60_1\sim60_n$ 、ATMセル生成回路62およびATMセル分解回路64から構成される。ATMスイッチ6に接続されるハブ(図示せず)は、スイッチ回路 $60_1\sim60_n$  それぞれに対応する1 次群のいずれかに属しており、この属性はハブそれぞれに割り当てられるATMセルのヘッダのアドレスあるいはVCI(Virtual Channel Identification; VPI(Virtual Path Identification)とともにATMセルの宛て先を識別するために用いられる)に反映される。具体的には、例え 50

ばATMセルのヘッダの特定のピットが論理値1であるか0であるかを判断するといったことにより、比較的容易にハブがいずれの1次群に属するか判定可能にしておくと好適である。

【0094】ATMセル生成回路62は、接続されたハブから入力される入力データDINを含むATMセルを生成し、さらに、図1等に示したSDDIパケットとしてスイッチ回路601~60n に対して出力する。スイッチ回路601~60n は、それぞれATMセル生成回10 路62から入力されたSDDIパケットについて、例えば上述のように属性が反映されたSDDIパケットのATMヘッダのアドレスを判断し、宛て先のハブが接続されている場合にのみスイッチングを行い、出力データSOUT1~SOUT6 として出力する。

【0095】同様に、スイッチ回路601~60nは、それぞれ入力データSIN1~SIN6として入力されたSDDIパケットについて、ATMへッダのアドレスを判断し、宛て先のハブが接続されている場合にのみスイッチングを行い、ATMセル分解回路64に対して出り、スイッチ回路601~60nそれぞれは、他の5つのスイッチ回路が交換すべきSDDIパケットに対する処理を行う必要がないので、高速な処理が比較的要求されない。従って、1段階のスイッチング処理でATM通信網のスイッチング装置を構成することができるので、第8の実施例の冒頭に示した2つの方法に比べて装置規模が非常に小さくて済む。

【0096】なお、図10に示した場合と逆に、スイッチ回路60 $_1$ ~60 $_n$ をハブからデータが入力される側  $_30$ を1チャネルとし、ハブにデータを出力する側を6チャネルに構成してもよく、この場合も上述の方法より小型に構成することが可能である。また、入力データSIN $_1$ ~SIN $_2$ のアドレス判定回路をスイッチ回路60 $_1$ ~60 $_n$  それぞれにおいて2重系とし、スイッチ回路60 $_1$ ~60 $_n$  のいずれかが障害を起こした場合に、他のスイッチ回路にスイッチング処理を代行させうるように構成してもよい。このように構成することにより、ATMスイッチ6の信頼性を飛躍的に高めることが可能である。

#### 0 [0097]

【発明の効果】以上述べたように、本発明に係るデータ 伝送方法およびその装置によれば、放送機器等の間の音 声・映像データの伝送に好適なSDIパケットおよびSDDIパケットとATMセルとを整合させることができる。また、本発明に係るデータ伝送方法およびその装置によれば、SDIパケットおよびSDDIパケットに複数のアドレスを含めることを可能とし、伝送制御等に用いられる短い制御データを伝送する場合にもデータの伝送の効率が低下しない。

#### 0 【図面の簡単な説明】

【図1】第1の実施例におけるSDI方式を改良したSDDI方式の1次群SDDIパケットのペイロード部をATM方式に対応したセルに分割する方法を示す図であって、(A)は525/60ピデオ信号用のSDDIパケットをセルに分割した場合を示し、(B)は625/60ピデオ信号用の1次群SDDIパケットをセルに分割した場合を示す。

【図2】図1に示した方法によりATMセルをSDDI パケットに適合させるデータ送信装置の構成を示す図で ある。

【図3】図1に示した方法によりSDDIパケットに含まれるPADセルに含まれるデータを取り出して出力するデータ受信装置の構成を示す図である。

【図4】第4の実施例におけるSDDI方式の1次群SDDIパケットのペイロード部をルーティングデータを有するセルに分割する方法を示す図であって、(A)は525/60ビデオ信号用のSDDIパケットを3パイトのルーティングデータを有するセルに分割する場合を示し、(B)は変換前のルーティングデータとATMセルとを示し、(C)は(A)に示した分割方法の変形例 20を示す。

【図5】図4に示したルーティングデータを有するPA Dセルを伝送するルーティング機能を有するデータ伝送 システムの構成を示す図である。

【図6】図5に示したルーティングスイッチ (RS) の 構成例を示す図である。

【図7】第6の実施例において、図1および図4に示し回路、402…タイミた方法で生成されたPADセルを含む6つの1次群のS路、42…IF回路、DDI方式の伝送用パケットを、1つのSDDI方式の0n …スイッチ回路、HDTV対応の伝送パケットに多重化する方法を示す図30 …ATMセル分解回路であって、(A) は図1に示した方法に係るSDDI1

次群伝送パケットを多重化する場合を示し、(B)は図4(A)に示した方法に係るSDDI1次群伝送パケットを多重化する場合を示し、(C)は1.5Gフレームのペイロード部における各SDDIフレームのPADセルの多重化方法を示す。

【図8】図7に示した1.5Gフレームを6つの1次群 SDDIパケットに分離する分離装置の構成を示す図である。


【図9】 6 つの1 次群 S D D I パケットから、図 7 に示 10 した 1. 5 G フレームを生成する多重化回路の構成を示す図である。

【図10】2次群伝送路で用いられるATMスイッチの構成を示す図である。


#### 【符号の説明】


1…データ送信装置、10…ATMセル生成装置、12…マッピング回路、14…ピット生成回路、16…P/S変換回路、2…データ受信装置、20…S/P変換回路、22…ピット除去回路、24…マッピング回路、26…ATMセル分解装置、3…データ伝送システム、30…SDDI回路、34…P/S変換回路、36…S/P変換回路、38…IF回路、322…ルーティングスイッチ、320…セレクタ回路、322…FIFO回路、324…アドレス検出回路、5…分離装置5、50…IF回路、522…スイッチでリクサ、520…記憶回路、522…スイッチ回路、524…タイミング回路、4・チ回路、402…タイミング回路、404…EAV発生回路、402…IF回路、601~60n…スイッチ回路、62…ATMセル全解回路、64…

32




[図1]







【図3】




【図5】




[図4]




【図7】




[図8]



[図9]





[図10]